PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-026762

(43) Date of publication of application: 29.01.1999

(51)Int.CI.

H01L 29/78

H01L 21/336 H01L 21/28

(21)Application number: 09-182097

(71)Applicant : HITACHI LTD

HITACHI MICROCOMPUT SYST

LTD

(22)Date of filing:

08.07.1997

(72)Inventor: FUKADA SHINICHI

KAEDE HIROSHI


KOJIMA MASAKI ABE HIROMI

SUZUKI MASAYASU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To form a cobalt silicide film by suppressing the increase in junction leak at the p-n junction under the film by forming a Co film on the cobalt silicide layer after the cobalt silicide layer on source and drain electrodes is once grown, performing the process for forming the silicide at least once, and forming the film to the specified film thickness. SOLUTION: A thermal CVD-SiO2 film 8 is formed as an implantation through film on the entire surface of an Si substrate. After the film is removed, a CO film 10 is formed, and a TiN film 11 is formed on the film 10. Heat treatment is performed under the nitrogen atmosphere. A cobalt silicide layer 12 is selectively formed only on the electrode wherein Co and Si are in contact. After the Co film and TiN film remaining unreactive are removed, heat treatment is performed under the nitrogen atmosphere, and the cobalt silicide layer 12 is converted into CoSi2. A side Co film 13 is formed on the entire surface of the substrate, and a TiN film 14 is



formed thereon. The CoSi2 film is different from the CoSi2 film which is formed by heat treatment, wherein the entire quantity of the Co film is formed at one time whiteout separating the CoSi forming process. The cobalt silicide film can be formed without increasing the junction leakage current.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

. [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-26762

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl. ⁶		識別記号	FΙ		
H01L	29/78		H01L	29/78	301P
	21/336			21/28	3 0 1 T
	21/28	301			

審査請求 未請求 請求項の数6 OL (全 8 頁)

(21)出願番号	特願平9-182097	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成9年(1997)7月8日		東京都千代田区神田駿河台四丁目6番地
		(71)出願人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町 5丁目22番1号
		(72)発明者	深田 晋一
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業部内
		(74)代理人	弁理士 小川 勝男


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】ソース及びドレイン上に、シート抵抗を低減するのに十分な膜厚のコバルトシリサイド($CoSi_2$)膜を、その下のp/n接合に接合リークを増大させることなく形成する。

【解決手段】ソース及びドレイン電極上のコバルトシリサイド層を、コバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にCo膜を形成し、そのCo膜をシリサイド化して $CoSi^2$ を形成する工程を少なくとも1回実施することにより所定の膜厚に形成する。



【特許請求の範囲】

【請求項1】絶縁膜で周囲より分離されたS i 基板上の活性領域に形成される、表面をコバルトシリサイド(C o S i $_2$) 層に被われたソース及びドレイン電極と、このソース及びドレイン電極間を分割して存在するゲート絶縁膜、ポリシリコン層、金属シリサイド層の積層膜からなるゲート電極と、このゲート電極の両側を被うサイドスペーサよりなるMOSトランジスタにおいて、ソース及びドレイン電極上のコバルトシリサイド層を、コバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にC o 膜を形成し、そのC o 膜をシリサイド化してコバルトシリサイドを形成する工程を少なくとも1回実施することにより、最初に形成したコバルトシリサイド層より厚い所定の膜厚に形成することを特徴とするMOSトランジスタの製造方法。

【請求項2】絶縁膜で周囲より分離されたSi基板上の活性領域に形成される、表面をコバルトシリサイド層に被われたソース及びドレイン電極と、このソース及びドレイン電極間を分割して存在する、ゲート絶縁膜,ポリシリコン層,金属シリサイド層の積層膜であるゲート電極と、このゲート電極の両側を被うサイドスペーサよりなるMOSトランジスタにおいて、ソース及びドレイン電極上のコバルトシリサイド層を、膜厚30nm未満のコバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にCo膜を形成し、そのCo膜をシリサイド化してコバルトシリサイドを形成する工程を少なくとも1回実施することにより30nm以上の所定の膜厚に形成することを特徴とするMOSトランジスタの製造方法。

【請求項3】請求項1に記載のMOSトランジスタの製 30 造方法において、最初にコバルトシリサイド層を形成するために基板上に形成するCo膜の膜厚が、2回目以降、このコバルトシリサイド層上に形成されるCo膜の膜厚以下であることを特徴とするMOSトランジスタの製造方法。

【請求項4】絶縁膜で周囲より分離されたSi基板上の活性領域に形成される、表面をコバルトシリサイド層に被われたソース及びドレイン電極と、このソース及びドレイン電極間を分割して存在する、ゲート絶縁膜,ポリシリコン層,金属シリサイド層の積層膜であるゲート電極と、このゲート電極の両側を被うサイドスペーサよりなるMOSトランジスタにおいて、ソース及びドレイン電極表面が、外周の絶縁膜よりMOSトランジスタの内側に向かって50nm以上200nm以下の幅の拡散層上にコバルトシリサイド層が存在しない領域とその内側の拡散層上にコバルトシリサイド層が存在する領域よりなることを特徴とするMOSトランジスタ。

【請求項5】請求項1に記載のMOSトランジスタの製造方法において、先に形成されたコバルトシリサイド層を表面より2nm以上5nm以下の厚さだけ除去した

2

後、このコバルトシリサイド層上にCo膜を形成しその Co膜をシリサイド化してCoSi2を形成する工程を 少なくとも1回実施することによりコバルトシリサイド 層を所定の膜厚に形成することを特徴とするMOSトラ ンジスタの製造方法。

【請求項6】請求項1に記載のMOSトランジスタの製造方法において、ゲート電極上の金属シリサイド層がコバルトシリサイドより成り、ソース及びドレイン電極上のコバルトシリサイド層と同時に形成されることを特徴とするMOSトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はSi半導体素子の構造および製造方法に係り、特にソース及びドレイン表面をシリサイド化したMOSトランジスタの構造および製造方法に関する。

[0002]

【従来の技術】現在MOSトランジスタの高速動作の上で、ソース及びドレイン電極のシート抵抗,電極と配線とのコンタクト抵抗,ソース及びドレインの寄生容量の低減が重要な課題となっている。この課題に対し、ソース及びドレイン表面を一括して自己整合的にシリサイド化した構造が特に高速動作の必要な半導体装置に適用されている。この構造では各電極表面が $TiSi_2$, $CoSi_2$ 等の低抵抗シリサイドに被われシート抵抗が低減され、配線とのコンタクト抵抗も従来の金属/半導体接触に比べ大幅に低減できる。また、ソース,ドレインの面積を低減できるため寄生容量も低減することができる。さらに、ソース、及びドレイン表面をシリサイド化する際にゲート電極上も同時に自己整合的にシリサイド化するいわゆるサリサイド(Selfalign Silicide)技術も広く用いられている。

[0003]

【発明が解決しようとする課題】通常のソース及びドレ イン上のシリサイド化技術においては、上に形成した金 属膜とSi基板とを反応させてシリサイドを形成するた め、針状に異常成長したシリサイドやSi基板中を拡散 した金属原子が下に形成されているp/n接合まで到達 したり、シリサイドが横方向に成長してLOCOS端部 でp/n接合に達したりして接合リークを増大させる。 この問題はシリサイドにコバルトシリサイド(СоЅ i2)を選択した場合に特に深刻である。Si基板上に 形成するコバルトシリサイド膜厚を薄くすればこの接合 リークを低減することは可能だが、そうするとソース及 びドレインのシート抵抗を低減するという目的を達する ことができない。また、コバルトシリサイド膜厚を薄く すると、コンタクト孔開口ドライエッチング時にオーバ ーエッチングで膜が削られ消滅してしまいコンタクト抵 抗を増大させる危険性もある。そのためソース及びドレ 50 イン上のシリサイド化においては30nm以上の膜厚の 3

コバルトシリサイド膜が必要である。

【0004】そこで本発明は、ソース及びドレイン上にコバルトシリサイド膜をその下のp/n接合に接合リークを増大させることなく形成することを目的とする。特に、シート抵抗を低減するのに十分な30nmを越える膜厚のコバルトシリサイド膜をその下のp/n接合に接合リークを増大させることなく形成することを目的とする。また、この際形成されるコバルトシリサイド膜の比抵抗を下げることも目的の一つとする。

[0005]

【課題を解決するための手段】上記目的は、ソース及びドレイン電極上のコバルトシリサイト層を、膜厚30 nm未満のコバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にCo膜を形成し、そのCo膜をシリサイド化する工程を少なくとも1回実施することにより30 nm以上の所定の膜厚に形成することで達成することができる。

【0006】また上記目的は、ソース及びドレイン電極表面を、外周の絶縁膜よりMOSトランジスタの内側に向かって50nm以上200nm以下の幅の拡散層上に 20コバルトシリサイド層が存在しない領域とその内側の拡散層上にコバルトシリサイド層が存在する領域よりなる構造とすることにより達成することができる。

【0007】さらに、ソース及びドレイン電極上にコバルトシリサイド層を所定の膜厚に形成した後、このコバルトシリサイド層を表面より2nm以上5nm以下の厚さだけ除去する工程を実施した後、このコバルトシリサイド層上に<math>Co膜を形成し反応させ、 $CoSi_2$ 膜を得ることも、上記目的を達成する手段として有効である。

[0008]

【発明の実施の形態】

(実施例1)図1に本発明の半導体装置の製造方法を図示する。まずLOCOS酸化膜2で活性領域を区切られ、Bのドーピングにより形成されたp-ウェル領域3を有するSi基板1上にポリシリコンゲートパターンを形成する。具体的には、活性領域上に10nmのゲート酸化膜4を形成し、その上にポリシリコン膜5を250nm形成し、ホトエッチング工程により、ポリシリコン膜5をゲート電極パターンに加工する(図a)。

【0009】このSi基板上に熱CVD-SiO2 膜6 40を100nm形成する(図b)。異方性ドライエッチング技術によりこの熱CVD-SiO2 膜6をエッチングし、サイドスペーサ7を残して熱CVD-SiO2 膜を除去する(図c)。

【0010】Si基板全面にインプラスルー膜として熱 CVD-SiO2 膜8を10nm形成し、LOCOS酸 化膜2に被われていないソース,ドレイン及びゲート電 極上に一括してAsイオンを打ち込む。950℃,10 秒の短時間熱処理でイオン打ち込みされたAsを活性化 し、n+拡散層9を形成する(図d)。 4

【0012】窒素雰囲気下550℃,30秒間熱処理 し、Co とSi の接触する電極上のみに選択的にコバルトシリサイド層12 を形成する。この段階ではコバルトシリサイドは $Co:Si=1:x(x \le 1)$ の組成である(図f)。

10 【0013】未反応のCo膜及びTiN膜をウェットエッチング除去した後、窒素雰囲気下750℃,30秒間熱処理し、コバルトシリサイド層12をCo:Si=1:2の定比化合物(CoSi2)に変換する(図g)。最終的にコバルトシリサイド層12の膜厚は17nmとなる。

【0014】基板全面にDCマグネトロンスパッタ法で再度Co膜13を5nm、さらにその上にTiN膜14を10nm形成する(図h)。

【0015】窒素雰囲気下550 $^{\circ}$ 、30秒間熱処理 し、 $^{\circ}$ し、 $^{\circ}$ このとすでに基板上に形成されている $^{\circ}$ この 接触する電極上のみに選択的にコバルトシリサイド層を 形成する。この段階で形成されるコバルトシリサイドは 基板上の $^{\circ}$ との $^{\circ}$ 中の $^{\circ}$ にで消費して $^{\circ}$ この に $^{\circ}$ を消費して $^{\circ}$ に $^{\circ}$ を $^{\circ}$ を $^{\circ}$ に $^{\circ}$ を $^{\circ}$ に $^{\circ}$ を $^{\circ}$ に $^{\circ}$ を $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ に $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{\circ}$ の $^{\circ}$ の $^{\circ}$ に $^{\circ}$ の $^{$

【0016】こうして形成した $CoSi_2$ 膜は、 $CoSi_2$ 形成工程を分割せずCo膜全量を一度に形成し熱処理して形成した $CoSi_2$ 膜と大きく異なる特徴を有しており、それが従来問題となっていたソース及びドレイン表面を $CoSi_2$ 化した際の接合リーク電流の増加を抑えるのである。

【0017】以下、本発明がソース及びドレイン表面を CoSi2 化した際の接合リーク電流の増加を抑えるメ カニズムを本実施例に即し説明する。

【0018】一つは本発明により、形成されたCoSi 膜とSi基板との界面の状態を従来法によるものから 変えた効果である。従来法で形成したCoSi 膜では Si基板との界面の平坦性に乏しく、特に反応途中のコ バルトシリサイドがSi基板中に針状にp/n接合に到 達するほど深く成長するスパイク現象が発生する。ま た、スパイク状成長まで至らない場合でも、Coが局所 的に深く拡散し不定比のコバルトシリサイド微結晶を形 50 成するという現象が発生する。こうして形成されたコバ 5

ルトシリサイド結晶の一部がp/n接合面を破壊し接合 リークを発生させるのである。

【0019】それに対し本実施例によれば、上記のスパ イク状成長やCoの局所的拡散の深さが従来の半分以下 となる。これはCoSi2の形成メカニズムによるもの である。CoSizは、1回目の熱処理時のCoよりC oSiへ及び2回目の熱処理時のCoSiよりCoSi 2 への 2 段階の反応で形成され、上記の Coの局所的拡 散による現象はCoよりCoSiが形成される過程で発 生するものである。本実施例では、このCoよりCoS 10 iを形成する反応は最初に5nmのCoをSi基板と反 応させСоSiとする工程のみであり、2回目に形成し たCo膜5nmはすでに形成されているCoSi2中の Siを消費してCoSiを形成するためSi基板は反応 に関与せず、Coの局所的拡散現象も発生しない。すな わち本実施例では、Coの局所的拡散を発生させるCo は膜厚5 nm分であり、同じ厚さのCoSi2 膜を従来 法で形成する場合に必要なCo膜厚10nmの1/2の 厚さであり、Coの局所的拡散による到達深さも従来法 の1/2以下となり、接合リークの発生を抑えることが 20 できる。

【0020】図2に本実施例で作製したn+/p 接合の逆方向I-V曲線を、同じ膜厚の $CoSi_2$ 膜を従来法で形成した場合と比較して示した。本実施例によればロジックLSIに必要な、5V印加時の接合リーク電流密度 2×10^{-14} A $//\mu$ m^2 以下という仕様(仕様 1)を満足することができる。

【0021】表1にはn+/p 接合上に各種の方法でCoSi2 膜を形成した場合の上記仕様1及びさらに厳しい 1×10^{-14} A/ μ m²以下という仕様(仕様2)を満 30 たす試料の比率を示した。表1中(Co 5 nm+5 nm)というのが上記実施例であり、先に記した膜厚が最初に形成するCo膜厚、後に記した膜厚が2回目に形成するCo膜厚である。たとえば(Co 7 nm+3 nm)というのは最初に形成するCo膜厚が7 nm、2回目に形成するCo膜厚が3 nmということである。

【0022】表1より、 $CoSi_2$ 膜の形成を2回に分けることにより仕様1を満足できることがわかる。また、仕様2を満足する試料数を比較すると、使用したCoの総膜厚が同じ場合でも最初と2回目のCo膜厚が等 40しい場合に接合リーク抑制効果が最も高く、次に2回目のCo膜厚の方が厚い場合に効果が高く、最初のCo膜厚の方が厚い場合に効果が高く、最初のCo膜厚の方が厚い場合の効果が最も小さいことがわかる。ただしこの場合でも一度に全部のCo膜を形成し反応させる従来法に比べれば接合リーク電流の発生は抑制されており、本発明の効果がわかる。同様に(Co3nm+3nm+4nm)というのはCo膜形成を3回に分け、膜厚3nm,3nm,4nmの順に形成した場合の結果である。この場合にも従来法に比べ接合リーク電流の発生は抑制されており、本発明の効果がわかる。

【0023】 【表1】

表 1

6

仕様 (1) 2×10⁻¹⁴A/μm²(@5V) 仕様 (2) 1×10⁻¹⁴A/μm²(@5V) 接合面積 2×10⁵μm 測定財料数 20個

	MINE POPULATION TO THE			
作製法	仕様1を満たす 試料数とその比率	仕様2を満たす 試料数とその比率		
Co 7nm (従来法)	20 (100%)	16 (80%)		
Co 10nm (従来法)	12 (60 %)	7 (35%)		
Co 15nm (従来法)	5 (25%)	2 (10%)		
Co5nm + 5nm	20 (100%)	20 (100%)		
Co7nm + 3nm	20 (100%)	15 (75%)		
Co3nm + 7nm	20 (100%)	18 (90%)		
Co3nm+3nm+4nm	20 (100%)	20 (100%)		

【0024】p/n接合に発生する接合リーク電流には、平坦な接合面で発生する面リーク成分とソース及びドレイン外周部で発生する周辺成分があり、上記の内容は主に面リーク成分を抑えるのに有効な方法である。一方、周辺リークの発生メカニズムの一つが、CoSiz膜が横方向に成長しすぎ、周辺のLOCOS酸化膜との境界下にあるp/n接合界面を横方向に破壊するモードである。本発明はこのモードによる接合リークの抑制にも効果がある。

【0025】これは本発明により、ソース及びドレイン外周部のCoSiz膜の形状を従来と異なったものとすることで達せられる。従来法で形成したCoSiz膜では、図3に示すようにソース及びドレイン外周部はLOCOS酸化膜23に接するまでほぼ均一な厚さに膜形成されるのに対し、本実施例によれば図4のように周囲のLOCOS酸化膜27の端部よりMOSトランジスタの内側に向かって拡散層上にCoSiz層の形成されない領域29が発生する。これは10nm未満の薄いCo膜からCoSiz膜を形成した時の特徴であり、膜厚によるCo膜質の差が影響しているものと考えられる。

【0026】このCoSi2の形成されない領域の幅は 1回目の反応に関与するCo膜厚で決まることがわかっており、CoSi2の形成されない領域の幅はこの特徴を利用して制御することができる。1回目に形成するCo膜厚を薄くし、CoSi2膜を何回も繰り返し形成することで、最終的に形成されるCoSi2 膜厚が厚い場合でもCoSi2の形成されない領域の幅を広く保つことができる。また、Co膜形成前の基板洗浄条件をきつくする程CoSi2の形成されない領域の幅が狭くなるという傾向のあることもわかっており、Co膜形成前の基板洗浄条件によってもCoSi2の形成されない領域の幅を制御することが可能である。極端には、Co膜形

成前の希釈フッ酸での洗浄をLOCOS酸化膜が20 n m以上エッチングされるまでに長時間化するとCoSi 2 の形成されない領域は消滅し、CoSi2 膜はLOC OS酸化膜に接するまで均一膜厚で形成される。

【0027】表2に最終的に形成したCoSizの膜厚 を一定にし、プロセス条件の変更により拡散層上のCo Si₂の形成されない領域の幅を変化させた場合の5V 印加時の単位周辺長当たりの接合リーク電流1×10 -14 Α/μm 以下という仕様を満足することができる試 料の比率を示した。表2より、外周のLOCOS酸化膜 10 より拡散層の内側に向かって50nm以上CoSi2層 が存在しない領域があれば、仕様を満足できなくなるま で周辺リーク成分が増加することはない。この領域の幅 はデバイス特性に影響の出ない範囲内に抑えておく必要 があり、ゲート長10μmのデバイスに対して両端でC oSi2 が形成されないことによるゲート長のロスが4 %以下、すなわち片側で200nm以下の幅であれば製 造バラツキに吸収される大きさであり許容される範囲内 である。

[0028] 【表2】

表 2

目標仕掛 1×10⁻¹⁴A/µm (@5V) _2 × 10⁴ μ m

仕様1を満たす 試料数	仕様2を満たす 試料の比率 (%)			
0	0			
5	25			
12	60			
16	80			
20	100			
20	100			
20	100			
	仕様1を満たす			

【0029】(実施例2)図5に実施例1とは異なる本 発明の半導体装置の製造方法を図示する。LOCOS酸化膜 32で活性領域を区切られ、Bのドーピングにより形成 40 されたp- ウェル領域33を有するSi基板31上にポ リシリコンゲートパターンを形成する。具体的には、活 性領域上に10nmのゲート酸化膜34を形成し、その 上にポリシリコン膜35を250nm形成し、ホトエッ チング工程により、ポリシリコン膜35をゲート電極パ ターンに加工する(図a)。このSi基板上に熱CVD - S i Oz 膜 3 6 を 1 0 0 n m形成する(図 b)。

【0030】異方性ドライエッチング技術によりこの熱 CVD-SiOz 膜をエッチングし、サイドスペーサ3

Si基板全面にインプラスルー膜として熱CVD-Si Oz 膜38を10 n m形成する。Si基板全面にAsを イオン打ち込みし、LOCOS酸化膜32に被われてい ないソース, ドレイン及びゲート電極上に一括してAs イオンを打ち込む。

【0031】900℃,10秒間の短時間熱処理でイオ ン打ち込みされたAsを活性化する(図d)。

【0032】インプラスルー膜である熱CVD-SiO 2 膜38をウェット除去した後、基板全面にDCマグネ トロンスパッタ法でCo膜40を5nm、さらにその上 にTiN膜41を10nm形成する(図e)。窒素雰囲 気下550℃, 30秒間熱処理し、CoとSiの接触す る電極上のみに選択的にコバルトシリサイド層42を形 成する。この段階ではコバルトシリサイドはCo:Si =1:x(x≤1)の組成である(図f)。

【0033】未反応のCo膜及びTiN膜をウェットエ ッチング除去した後、窒素雰囲気下750℃,30秒間 熱処理し、コバルトシリサイド層42をCo:Si= 1:2の定比化合物(CoSi2)に変換する(図g)。 20 最終的にコバルトシリサイド層42の膜厚は17nmと なる。

【0034】ここまでは実施例1と同一の工程である。 次に、希釈フッ酸でコバルトシリサイド層42を3nm エッチングする(図h)。1:99希釈フッ酸でのエッ チング速度が3 n m/分であり、6 0秒のエッチングで

【0035】基板全面にDCマグネトロンスパッタ法で 再度Co膜43を5nm、さらにその上にTiN膜(4 4)を10nm形成する(図i)。窒素雰囲気下550 30 ℃, 3 0秒熱処理し、C o とすでに基板上に形成されて いるCoSi₂の接触する電極上のみに選択的にコバル トシリサイド層を形成する。この段階で形成されるコバ ルトシリサイドは基板上のCoSi₂中のSiを消費し てCo:Si=1:x(x≤1)の組成となる。未反応 のCo膜及びTiN膜をウェットエッチング除去した 後、窒素雰囲気下 7 5 0 ℃, 3 0 秒間熱処理し、コバル トシリサイド層 4 5 を Co: Si=1:2 の 定比化合物 (CoSi₂)に変換する(図j)。最終的にコバルトシ リサイド層45の膜厚は31nmとなる。

【0036】この方法によれば実施例1に記載の効果が 得られるだけでなく、さらにこの方法に特有の効果を得 ることができる。すなわち最終的に得られるCoSi₂ 膜の比抵抗を実施例1に比べ低くすることができる。こ れは最初に形成したCoS i2 膜表面をエッチングするこ とにより、表面に残っているチタンあるいはコバルト酸 化物等の不純物を除去していることによる。CoSi2 膜上にさらにCo膜を形成しそれをCoSi₂化する際 に、最初にCoSiz 膜表面に残っていた不純物は後で 形成されるCoSi。膜中に残り比抵抗を上昇させる原 7を残して熱CVD-SiO』膜を除去する(図c)。 50 因となる。本方法によりこの不純物を除去することによ

り、最終的に形成される $C \circ S i_2$ 膜の比抵抗は実施例 1 での $25 \mu \Omega$ cmから $20 \mu \Omega$ cmとなった。この比抵抗を下げた効果は、途中で $C \circ S i_2$ 膜をエッチングしていることで多少減じられるが、実施例1 の $C \circ S i_2$ 膜のシート抵抗 $7.3 \Omega / \square$ が本実施例では $6.4 \Omega / \square$ に低抵抗化されており、効果の方が大きいことがわかる。

【0037】 $CoSi_2$ 膜の比抵抗を低減する目的で先に形成された $CoSi_2$ 膜表面をエッチングする場合には、表面に付着した不純物が除去できる程度の軽いエッチングで十分である。 $2nm以上CoSi_2$ 膜をエッチ 10ングすれば最終的に形成される $CoSi_2$ 膜の比抵抗を低減する効果が認められ、 $5nm以上エッチングしてもさらに比抵抗を下げることはできなかった。すなわち、<math>CoSi_2$ 膜のエッチング量は2nm以上5nm以下が適当である。

[0038]

【発明の効果】ソース及びドレイン表面をCoSi₂ 化した際の接合リーク電流の増加は、Co膜がSi基板と反応しCoSiを形成する際にCoが局所的にSi基板中に深く拡散することが一因である。本発明に従いCo 20膜形成を複数回に分割し、一部のCo膜についてはSi基板と反応させるのではなくCoSi₂ と反応させてCoSiを形成させることで、Coの局所的な拡散を引き起こすSi基板と直接反応するCoの膜厚を減らし、それによりSi基板中へのCoの拡散量及び拡散深さを減らし、接合リーク電流の増加を抑制できる。

との間に存在していたシリサイドが形成されない領域の幅が狭くなるだけで、LOCOS酸化膜との境界下に存在するp/n接合面まで到達することはない。そのため従来に比べCoSiz 膜を形成した際の接合リーク周辺成分の増加を抑制できる。

10

【0040】 さらに、先に形成した $CoSi_2$ 膜上にさらにCo膜を形成しそれを $CoSi_2$ 化する際に、先に形成した $CoSi_2$ 膜表面に残っていた不純物をコバルトシリサイド膜と一緒に除去することで、最終的に形成される $CoSi_2$ 膜中の不純物を減らし、 $CoSi_2$ 膜の比抵抗を低くすることができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造工程を示した断面図。

【図2】 n+/p 接合の逆方向 I - V 曲線(本実施例(a)及び従来技術(b))図。

【図3】従来法で製造した半導体装置の断面図。


【図4】本発明の方法に従い製造した半導体装置の断面図。

0 【図5】本発明の実施例1とは別の半導体装置の製造工 依を示した断面図。


【符号の説明】


1…Si基板、2…LOCOS酸化膜、3…p- ウェル 領域、4…ゲート酸化膜、5…ポリシリコン膜、6…熱 CVD-SiO2 膜、7…サイドスペーサ、8…熱CV D-SiO2 膜、9…ソース及びドレイン領域、10… Co膜、11…TiN膜、12…コバルトシリサイド 層、13…Co膜、14…TiN膜、15…コバルトシ リサイド層、21…Si基板、22…ソース及びドレイ ン領域、23…LOCOS酸化膜、24…コバルトシリ サイド層、25…Si基板、26…ソース及びドレイン 領域、27…LOCOS酸化膜、28…コバルトシリサ イド層、29…CoSi2 の形成されない領域、31… S i 基板、3 2 …LOCOS 酸化膜、3 3 … p - ウェル領 域、34…ゲート酸化膜、35…ポリシリコン膜、36 …熱CVD-SiO₂膜、37…サイドスペーサ、38 …熱CVD-SiO₂膜、39…ソース及びドレイン領 域、40…Co膜、41…TiN膜、42…コバルトシ リサイド層、43…Co膜、44…TiN膜、45…コ

【図1】




【図2】







【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 楓 弘志

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 小島 勝紀

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 阿部 宏美

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 鈴樹 正恭

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内